原帖由 hopetoknow2 于 2006-6-13 21:12 发表
_ _
原帖由 Edison 于 2006-6-13 21:27 发表
都是旧资料了亚。
原帖由 hopetoknow2 于 2006-6-13 21:42 发表
是呀, 意思不太大, 不过如果你仔细看和分析,Yonah的一些特性还是很有意思的。
例如Yonah的L1互通,这可以推算Core的情况
L2延迟是14cycles
Yonah双核在load数据的顺序是:write buffer、自己的L1;若 ...
原帖由 Prescott 于 2006-6-13 21:45 发表
这个上面,Core和Yonah不一样。
5.5个bus cycle是个很长的时间。
原帖由 Edison 于 2006-6-13 21:53 发表
在我的aopen 975x测试中,yonah @ 2.600ghz的cache交换时间是13x ns。
而在我的conroe 2.67ghz测试中,cache交换时间77ns。
原帖由 Edison 于 2006-6-13 22:01 发表
也许是测试程序的问题,修改后可以缩小到1/4,不过conroe现在归还了。
原帖由 Edison 于 2006-6-13 22:01 发表
也许是测试程序的问题,修改后可以缩小到1/4,不过conroe现在归还了。
原帖由 Edison 于 2006-6-14 00:40 发表
FMAD/FADD是指x87的,不是DP,而是Long Double。
图中已经把SIMD FP ADD/SIMD DP MUL分别放在不同的port。因为是直接沿用PIII的架构图修改了一下,所以xxxPD没有写上去,这些指令的位置和对应的XXXPS单元位置一 ...
欢迎光临 热点科技 (http://www.itheat.com/activity/) | Powered by Discuz! X3.2 |