三星7nm与Intel 10nm的难产，使得台积电在先进制程上的稳步推进显得一枝独秀。日前，台积电正式官宣已经完成了5nm制程的架构设计，并正式进入试产阶段。而这一进度完全遵循于此前台积电公布的工艺制程进度表。

官方数据称，采用5nm制程的Cortex A72核心相较于采用第一代7nm制程（DUV）的产品，其逻辑密度能够提升1.8倍，性能提升15%的同时芯片面积也能够缩小15%。

而在稳步推进5nm制程的同时，台积电也在优化7nm EUV，并大规模扩产未来台积电7nm很可能成为Intel 14nm这样应用极度广泛的成熟制程。此前有业内人士爆料，下一代iPhone搭载的A13芯片将采用台积电7nm EUV制程，而A14的5nm首次流片也正在进行中。

台积电官方对于未来的制程应用规划也有明确的想法，他们透露5nm制程的主要目标瞄准了5G与AI市场，在这一领域对于低功耗与更高性能有着持续的需求。而5nm也并非台积电现阶段的极限，早在年前台积电总裁魏哲家就表示，3nm制程的相关技术也都已经到位，待环评通过即可上马。