多点构架的知识再来讨论吧
AMD L1 64+64K 使用的是"实数据缓存读写"设计,也就是寄存器对数据进行操作的时候,直接对存放于L1的数据读写,然后L1不够空间存放,才进入L2,然后是内存,再是硬盘.
intel L1 12+12(P核心之后12+16)K 使用的是"数据代码指令追踪缓存"技术,即L1只存放数据地址,不涉及数据的存放.寄存器需要对数据操作是直接读取相应的L2区块.
正因为这种设计,L2对于AMD的影响没有Intel那么大.
而且最重要的是AMD的Sp只是屏蔽了L2部分大小,而没有对延时,发射管道数进行处理.
Intel的赛扬,则是在屏蔽大小之外,进行 增加L2缓存的延时,屏蔽部分发射管道之类的处理(CD之后,就没有屏蔽发射管道数,单单是屏蔽大小和增加延时处理,这也是为什么很多人对CD津津乐道,以为捡到便宜的原因)
关于L2的延时,想折腾的人可以跑cpu-z里面带的latency,虽然数据有误差,单大体上还是可以反应出来.
题外话,CM(也就是赛扬迅驰),L2只是屏蔽大小,没有修改延时,所以相对而言,和迅驰的区别没有那么大,也就是前端总线和L2大小的提升区别.赛扬迅驰二代的性能基本上可以和迅驰一代持平. |