发布分享
原帖由 wcsmzq 于 2006-5-30 12:49 发表 最有效的就是缩短了流水线.CORE只有14级流水线.
原帖由 HeavenPR 于 2006-5-29 21:53 发表 256bit, 4 way 的是 Celeron M PM 是 8 way 的 还有,随你怎么说阿,K8 变成 4M 共享,你怎么不说 Conroe 变成 IMC FBDIMM 呢,把 A 所有的 U 送上西天
原帖由 Feni 于 2006-5-29 23:06 发表 LZ还是Google一下Cache miss吧,免得丢人。如果按你的思考,CPU就简单多了,增加Cache就可以了。干吗就增加到4M呢?干脆增加到32M不是更NB? GZ虽然是个业余网站,也不能太Naive。LZ还是多潜水吧...
原帖由 popwangyuII 于 2006-5-30 15:56 发表 火大了,要是一开始没仔细看的人也就无所谓了。不过这年头还是傻子太多。无语了。连个最基本的统计估算的道理都想不明白,真T,M累! 估算明白不?基于统计的数值预测明白不?log增长率明白不? K8如果哪一天 ...
原帖由 Woodcrest 于 2006-5-30 16:21 发表 这位Feni,用的是单U的SPARC,一边自己并发搞着20000个Handle ,一边上着PCinlife网站。
原帖由 super1 于 2006-5-30 16:04 发表 楼主息怒,cpu性能不是只靠二级缓存提升来提升的,要核心跟上才行,就像cpu配内存一样道理,再比如赛羊D就是100m缓存也是LJ,核心构架才是关键
本版积分规则 发表回复 回帖后跳转到最后一页